



TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH
KHOA: ĐIỆN - ĐIỆN TỬ

Ngành đào tạo: Công nghệ Kỹ thuật Điện tử - Viễn thông
Trình độ đào tạo: Đại học
Chương trình đào tạo: Kỹ thuật Thiết kế Vi mạch

ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN

1. Tên học phần: Thiết kế SoC

Mã học phần: SOCD334262

2. Tên Tiếng Anh: System-on-Chip Design

3. Số tín chỉ: 3 (3/0/6)

4. Tổng số tiết giảng dạy trên lớp: 45 tiết

5. Giảng viên phụ trách học phần

a) Giảng viên phụ trách chính: PGS.TS. Võ Minh Huân

b) Danh sách giảng viên cùng giảng dạy: TS. Trương Quang Phúc, TS. Lê Thế Dũng, TS. Phạm Văn Khoa.

6. Điều kiện tham gia học tập học phần:

a) Học phần tiên quyết: Không

b) Học phần trước: Kiến trúc và tổ chức máy tính, Hệ thống nhúng thời gian thực, Thiết kế và xác minh RTL

7. Mục tiêu học phần:

Học phần cung cấp cho người học các kiến thức nền tảng và chuyên sâu về hệ thống trên chip (System on Chip - SoC), bao gồm kiến trúc SoC, mô hình xử lý dị thể, cơ chế đồng thiết kế phần cứng - phần mềm (Hardware/Software Co-design), hệ thống bus và các thành phần xử lý trên nền tảng FPGA SoC của Xilinx như Zynq-7000 và Zynq UltraScale+ MPSoC. Người học được tiếp cận quy trình thiết kế, cấu hình và triển khai hệ thống SoC sử dụng các công cụ Vivado, Vitis và Linux nhúng; từ đó hình thành năng lực phân tích, thiết kế, tích hợp và đánh giá các hệ thống nhúng hiệu năng cao đáp ứng các yêu cầu của các ứng dụng AIoT, xử lý tín hiệu số, thị giác máy tính, Edge AI và tăng tốc phần cứng trong các hệ thống điện tử hiện đại. Học phần đồng thời góp phần phát triển kỹ năng học tập theo dự án, làm việc nhóm, thuyết trình, khai thác tài liệu kỹ thuật và sử dụng hiệu quả các công cụ hỗ trợ thiết kế trong quá trình phát triển hệ thống SoC.

8. Chuẩn đầu ra của học phần (CLOs)

CLOs	Mô tả (Sau khi học xong học phần này, người học có thể)	PLOs/ PI(s)	TĐNL
CLO1	Trình bày và giải thích được các khái niệm nền tảng về hệ thống trên chip (SoC), kiến trúc SoC, mô hình xử lý dị thể	PI3.2	5

CLOs	Mô tả (Sau khi học xong học phần này, người học có thể)	PLOs/ PI(s)	TĐNL
	và nguyên lý đồng thiết kế phần cứng – phần mềm trên nền tảng FPGA SoC.		
CLO2	Phân tích được kiến trúc bộ xử lý ARM, khối Programmable Logic (PL), hệ thống bus AXI, hệ thống bộ nhớ và các thành phần ngoại vi trên nền tảng Xilinx Zynq hoặc Zynq UltraScale+ MPSoC.	PI4.2	5
CLO3	Thiết kế và cấu hình được hệ thống SoC cơ bản bằng Vivado và Vitis; tích hợp IP Core, xây dựng Block Design và phát triển ứng dụng trên nền tảng FPGA SoC.	PI5.2	4
CLO4	Triển khai và khai thác được Linux nhúng, tích hợp phần cứng – phần mềm và phát triển các bộ tăng tốc phần cứng nhằm nâng cao hiệu năng cho hệ thống SoC.	PI6.1	5
CLO5	Đánh giá, lựa chọn và đề xuất được các giải pháp ứng dụng SoC trong AIoT, xử lý tín hiệu số, thị giác máy tính, Edge AI và tăng tốc phần cứng thông qua hoạt động học tập theo dự án, làm việc nhóm và thuyết trình.	PI6.2	5

9. Nội dung chi tiết học phần

Tiết	Nội dung	CĐR học phần	TĐNL	Phương pháp dạy học	Phương pháp đánh giá
1-5	Chương 1: Tổng quan về hệ thống trên chip (SoC) (5/0/10) A. Nội dung dạy học trên lớp (5) 1.1 Khái niệm và đặc điểm của hệ thống SoC 1.2 Sự phát triển của kiến trúc SoC và hệ thống tính toán di thể 1.3 So sánh FPGA, ASIC và FPGA SoC 1.4 Kiến trúc và các thành phần cơ bản của một hệ thống SoC 1.5 Ứng dụng và xu hướng phát triển SoC trong AI, IoT và Edge Computing	CLO1	5	Thuyết trình, Đàm thoại	Câu hỏi trắc nghiệm / giải thích

	B. Nội dung tự học (10) - Tìm hiểu các dòng SoC phổ biến hiện nay - Tìm hiểu ứng dụng SoC trong điện thoại thông minh, ô tô thông minh và hệ thống nhúng				
6-10	Chương 2: Kiến trúc FPGA SoC của Xilinx (5/0/10) A. Nội dung dạy học trên lớp (5) 2.1 Kiến trúc Zynq-7000 SoC 2.2 Kiến trúc Zynq UltraScale+ MPSoC 2.3 Processing System (PS) và bộ xử lý ARM 2.4 Programmable Logic (PL) và các tài nguyên logic khả trình 2.5 Kết nối PS–PL, hệ thống bộ nhớ và ngoại vi B. Nội dung tự học (10) - Phân tích sơ đồ khối của một nền tảng Zynq/ZCU - Tìm hiểu vai trò của ARM Processing System trong FPGA SoC	CLO1 CLO2	5	Thuyết trình, Thực hành	Bài tập lập trình
11-15	Chương 3: Hệ thống bus và giao tiếp trong SoC (5/0/10) A. Nội dung dạy học trên lớp (5) 3.1 Kiến trúc bus và cơ chế giao tiếp trong SoC 3.2 Giao tiếp AXI4-Lite 3.3 Giao tiếp AXI4 3.4 Giao tiếp AXI4-Stream 3.5 AXI Interconnect, AXI DMA và giao tiếp ngoại vi tốc độ cao B. Nội dung tự học (10)	CLO2	5	Thuyết trình, Thực hành	Bài tập lập trình + câu hỏi

	- Tìm hiểu nguyên lý hoạt động và ứng dụng của AXI DMA - So sánh AXI với một số chuẩn giao tiếp/bus phổ biến khác				
16-20	Chương 4: Quy trình thiết kế và đồng thiết kế phần cứng–phần mềm trên SoC (5/0/10) A. Nội dung dạy học trên lớp (5) 4.1 Tổng quan quy trình Hardware/Software Co-design 4.2 Giới thiệu Vivado Design Suite và IP Integrator 4.3 Xây dựng Block Design và tích hợp IP 4.4 Giới thiệu Vitis Unified IDE và phát triển ứng dụng 4.5 Quy trình xây dựng, cấu hình và triển khai hệ thống SoC B. Nội dung tự học (10) - Tìm hiểu quy trình xuất thiết kế phần cứng từ Vivado sang Vitis - Tìm hiểu và thực hành cấu hình một số IP cơ bản trong Vivado	CLO3	4	Thuyết trình, Thực hành	Bài tập lập trình
21-25	Chương 5: Linux nhúng trên nền tảng SoC (5/0/10) A. Nội dung dạy học trên lớp (5) 5.1 Tổng quan về Linux nhúng và vai trò trong hệ thống SoC 5.2 Quy trình khởi động hệ thống Linux trên ARM SoC	CLO3	4	Thuyết trình, Thực hành	Bài tập lập trình

	5.3 PetaLinux và quy trình xây dựng hệ thống Linux nhúng 5.4 Device Tree, giao tiếp phần cứng và trình điều khiển thiết bị 5.5 Phát triển ứng dụng Linux nhúng trên FPGA SoC B. Nội dung tự học (10) - Tìm hiểu kiến trúc Linux trên bộ xử lý ARM - Tìm hiểu ứng dụng Linux nhúng trong các hệ thống AIoT				
26-30	Chương 6: Thiết kế IP và tăng tốc phần cứng trên SoC (5/0/10) A. Nội dung dạy học trên lớp (5) 6.1 Khái niệm IP Core và quy trình thiết kế IP 6.2 Tổng quan High-Level Synthesis (HLS) 6.3 Thiết kế bộ tăng tốc phần cứng trên FPGA 6.4 Tích hợp IP và Hardware Accelerator vào hệ thống SoC 6.5 Tăng tốc các thuật toán AI và xử lý dữ liệu trên FPGA SoC B. Nội dung tự học (10) - Tìm hiểu quy trình thiết kế IP bằng Vitis HLS - Tìm hiểu một số phương pháp tăng tốc CNN trên FPGA SoC	CLO3 CLO5	4 5	Thuyết trình, Thực hành	Bài tập lập trình
31-35	Chương 7: Ứng dụng và xu hướng phát triển SoC (5/0/10) A. Nội dung dạy học trên lớp (5)	CLO4	5	Thuyết trình, Thực hành	Bài tập lập trình

	7.1 Ứng dụng SoC trong AIoT và Edge Computing 7.2 SoC trong xử lý tín hiệu số 7.3 SoC trong xử lý ảnh và thị giác máy tính 7.4 SoC trong robot và hệ thống tự hành 7.5 Xu hướng phát triển SoC, Edge AI và hệ thống tính toán di thể B/ Các nội dung cần tự học ở nhà: (10) - Tìm hiểu các giải pháp Edge AI trên nền tảng Zynq/ZCU - Tìm hiểu và đánh giá một số kiến trúc tăng tốc AI hiện đại				
36-45	Báo cáo tiểu luận (5/0/10) AMột số đề tài: (5) - Phân tích kiến trúc SoC trong điện thoại thông minh - Thiết kế hệ thống FPGA SoC cho ứng dụng AI - Xây dựng hệ thống Linux nhúng trên Zynq/ZCU - Thiết kế bộ tăng tốc phần cứng bằng FPGA SoC - Thiết kế hệ thống Edge AI trên nền tảng Xilinx SoC - Ứng dụng SoC trong xử lý ảnh thời gian thực - Ứng dụng SoC trong hệ thống robot/tự hành B. Nội dung tự học (10) - Thực hiện viết tiểu luận, mô phỏng.	CLO4	5	Thuyết trình, vấn đáp	Báo cáo, demo, vấn đáp

10. Ma trận tương quan giữa phương pháp dạy học và phương pháp kiểm tra - đánh giá

Chuẩn đầu ra học phần					
Phương pháp dạy học	CLO1	CLO2	CLO3	CLO4	CLO5

Thuyết trình	Các câu hỏi giải thích	Các câu hỏi giải thích	Câu hỏi phân tích	Câu hỏi phân tích	Vấn đáp / câu hỏi gợi mở
Đàm thoại	Câu hỏi tìm kiếm và giải thích	Câu hỏi tìm kiếm	Câu hỏi phân tích	Câu hỏi mở rộng	Vấn đáp / câu hỏi gợi mở
Học tập theo nhóm	Báo cáo	Báo cáo	Báo cáo	Báo cáo	Bài tập lập trình
Học tập theo dự án	Demo	Demo	Demo	trình bày	Đề thi tự luận
Thuyết trình	Câu hỏi giải thích/chứng minh	Câu hỏi giải thích/chứng minh	Câu hỏi phân tích	Câu hỏi phân tích	Câu hỏi tổng hợp

11. Kế hoạch đánh giá kết quả học tập

- Thang điểm: 10

- Quy định về đánh giá kết quả học tập:

+ Theo Điều 11, Quyết định số 3116/QĐ-ĐHSPKT ngày 22/8/2025 của Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh (ĐHSPKT TPHCM) về Quy chế đào tạo trình độ đại học.

- Kế hoạch kiểm tra - đánh giá:

TT	Nội dung	CLOs	TĐNL	PP đánh giá	Công cụ đánh giá	Tỉ lệ (%)
Đánh giá quá trình						50
Lần 1	Chương 1-2	CLO1 CLO2	5 5	Bài tập lập trình	Thang điểm	15
Lần 2	Chương 3-4	CLO1 CLO2 CLO3	5 5 4	Demo chương trình	Thang điểm	20
Lần 3	Chương 5-7	CLO4	5	Thuyết trình	Thang điểm	15
Đánh giá cuối kỳ (Hình thức: Thi viết)						50
	Tiểu luận Thiết kế SoC	CLO4 CLO5	5	Báo cáo vấn đáp	Thang điểm	50%

12. Tài liệu học tập

- **Giáo trình chính:**

[1] L. H. Crockett, R. A. Elliot, M. A. Enderwitz, and R. W. Stewart, The Zynq Book: Embedded Processing with the ARM® Cortex®-A9 on the Xilinx® Zynq®-7000 All Programmable SoC, ebook ed. Glasgow, U.K.: Strathclyde Academic Media, 2014.

- **Sách và tài liệu tham khảo:**

[1] Steve Kilts, Advanced FPGA Design: Architecture, Implementation, and Optimization, Wiley, 2007.

[2] David Harris and Sarah Harris, Digital Design and Computer Architecture: ARM Edition, Morgan Kaufmann, 2015.

[3] R. Kastner, J. Matai, and S. Neuendorffer, Parallel Programming for FPGAs, e-book ed. arXiv, 2018.

[4] Xilinx/AMD, Zynq-7000 SoC Technical Reference Manual.

[5] Xilinx/AMD, Vivado Design Suite User Guides.

[6] Xilinx/AMD, Vitis HLS User Guide.

13. Đạo đức khoa học và quyền tác giả

a) Đạo đức khoa học

Người học phải tuân thủ nghiêm quy định về đạo đức trong nghiên cứu khoa học (Quyết định số 1047/QĐ-ĐHSPKT ngày 14/3/2022 của Trường ĐHSPKT TPHCM về việc ban hành quy định về đạo đức trong nghiên cứu khoa học, kiểm trích dẫn tài liệu tham khảo và chống đạo văn sản phẩm học thuật) và các quy định hiện hành ¹. Nghiêm cấm bất kỳ hình thức đạo văn (sao chép) nào trong quá trình học cũng như khi làm báo cáo hay thi cử. Mọi vi phạm về đạo đức khoa học sẽ được xử lý theo quy định.

b) Quyền tác giả

Toàn bộ nội dung giảng dạy, tài liệu học tập của học phần này được bảo vệ quyền sở hữu trí tuệ (theo Quyết định số 1402/QĐ-ĐHSPKT ngày 14/5/2025 của Trường ĐHSPKT TPHCM về việc ban hành quy định hoạt động khoa học và công nghệ) và các quy định hiện hành ². Nghiêm cấm bất kỳ hình thức sao chép, chia sẻ mà chưa được sự cho phép của tác giả.

14. Ngày phê duyệt lần đầu: <ngày/tháng/năm>

15. Cấp phê duyệt:

Trưởng khoa

Trưởng Bộ môn

Nhóm biên soạn

Trương Quang Phúc

16. Tiến trình cập nhật ĐCCT

Nội dung cập nhật Đề cương chi tiết lần 1: <ngày/tháng/năm>	<Người cập nhật ký và ghi rõ họ tên>
Nội dung cập nhật Đề cương chi tiết lần 2: <ngày/tháng/năm>	Tổ trưởng Bộ môn: <Đã đọc và thông qua>

^{1 2} Trường hợp các văn bản viện dẫn được sửa đổi, bổ sung, thay thế thì thực hiện theo các văn bản tại thời điểm đó.